

1/1

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-235062

(43) Date of publication of application: 29.08.2000

(51)Int.CI.

GO1R 31/26

H01L 21/66 H01L 21/60

(21)Application number: 11-037034

(71) Applicant: HITACHI LTD

(22)Date of filing:

16.02.1999

(72)Inventor: YAMAMOTO KENICHI

ARIMA HIDEO HASEBE AKIO

MORINAGA KENICHIRO


ANJO ICHIRO

(54) BURN-IN TEST DEVICE, AND MANUFACTURE OF SEMICONDUCTOR DEVICE **USING THE DEVICE**

(57)Abstract:

PROBLEM TO BE SOLVED: To stably secure a contact resistance between a pad (electrode) of a socket substrate and a bump electrode in a burnin test for a semiconductor device of which the external connection terminal is composed of the bump electrode.

SOLUTION: Plural pads 4 formed integrally with a wiring 3 are formed in a main face of a socket substrate mounted on a socket of a burn-in test device, and plural protrusions 5 are provided on a surface of each pad 4. A height and a protrusionto-protrusion distance of the protrusion 5 is specified not to bring a lower end of a soldering bump connected to the protrusion 5 into contact with the surface of the pad 4.



LEGAL STATUS

[Daté of request for examination]

06.03.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Data of final disposal for application]

2.50

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-235062 (P2000-235062A)

(43)公開日 平成12年8月29日(2000.8.29)

(51) Int.Cl.7	識別記号	F I			テーマコート*(参考)
G 0 1 R	31/26	G 0 1 R	31/26	J	2G003
H01L	21/66	HO1L	21/66	н	4M106
	21/60		21/92	604T	

審査請求 未請求 請求項の数11 OL (全 12 頁)

(21)出願番号	特顏平11-37034	(71)出願人	
(22)出顧日	平成11年2月16日(1999.2.16)	(ao) smait de	株式会社日立製作所 東京都千代田区神田駿河台四丁目6番地
		(72)発明者	山本 健一 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業本部内
		(72)発明者	有馬 英夫 東京都小平市上水本町五丁目20番1号 株
		(74)代理人	式会社日立製作所半導体事業本部内 100080001 弁理士 筒井 大和


最終頁に続く

(54) 【発明の名称】 バーンイン試験装置およびそれを用いた半導体装置の製造方法

(57) 【要約】

【課題】 外部接続端子をバンプ電極で構成した半導体装置のバーンイン試験において、ソケット基板のパッド (電極) とバンプ電極との接触抵抗を安定に確保する。

【解決手段】 バーンイン試験装置のソケットに装着されたソケット基板の主面には、配線3と一体に形成され複数個のパッド4が形成され、それぞれのパッド4の表面には、複数個の突起5が設けられている。これらの突起5は、これらに接続される半田バンプの下端がパッド4の表面と接触することがないように、その高さおよび互いの距離が規定されている。



【特許請求の範囲】

【請求項1】 外部接続端子をバンプ電極で構成した半導体装置のバーンイン試験装置であって、前記バーンイン試験装置に装着されたソケット基板の主面には、配線と一体に形成された複数個のパッドが形成され、前記複数個のパッドのそれぞれの表面には、バーンイン試験時に前記パッドに接続される前記バンプ電極が前記パッドの表面と接触しないように、その高さおよび互いの距離が規定された複数個の突起が設けられていることを特徴とするバーンイン試験装置。

【請求項2】 請求項1記載のバーンイン試験装置であって、前記突起の高さをh、前記突起上に接続される前記パンプ電極の半径をR、前記パッドの平面内において、前記突起のエッジと前記バンプ電極の中心との間で取り得る最大距離をLとしたとき、前記突起の高さhおよび前記最大距離Lは、

【数1】

数 1

$$h > R - \sqrt{R^2 - L^2}$$

となるように規定されていることを特徴とするバーンイン試験装置。

【請求項3】 請求項1記載のバーンイン試験装置であって、前記突起の高さは、5 μm 以上であることを特徴とするバーンイン試験装置。

【請求項4】 請求項1記載のバーンイン試験装置であって、前記突起の高さは、 10μ 以上であることを特徴とするバーンイン試験装置。

【請求項5】 請求項1記載のバーンイン試験装置であって、前記複数個の突起の間の前記パッドおよびさらにその下部の前記ソケット基板に凹溝が設けられていることを特徴とするバーンイン試験装置。

【請求項6】 請求項1記載のバーンイン試験装置であって、前記ソケット基板は、一面に前記パッドおよび配線が形成された可撓性フィルムとゴム状弾性体との積層体からなることを特徴とするバーンイン試験装置。

【請求項7】 請求項6記載のバーンイン試験装置であって、前記複数個の突起の近傍の前記パッドにスリットが設けられていることを特徴とするバーンイン試験装置。

【請求項8】 外部接続端子をバンプ電極で構成した半導体装置のバーンイン試験装置であって、前記バーンイン試験装置に装着されたソケット基板の主面には、配線と一体に形成された複数個のパッドが形成され、前記複数個のパッドのそれぞれには、バーンイン試験時に前記パッドに接続される前記バンプ電極が位置決めされる凹溝が設けられていることを特徴とするバーンイン試験装置。

【請求項9】 請求項8記載のバーンイン試験装置であって、前記凹溝の底部の前記ソケット基板に第2の凹溝

が設けられていることを特徴とするバーンイン試験装 置。

【請求項10】 以下の工程(a)~(c)を含むことを特徴とする半導体装置の製造方法;

- 5 (a)外部接続端子をバンプ電極で構成した半導体装置を用意し、請求項1~7のいずれか一項に記載のバーンイン試験装置に装着された前記ソケット基板の前記パッド上に前記半導体装置の前記バンプ電極を位置決めする工程、(b)前記半導体装置に荷重を印加することよっ
- 10 て、前記バンプ電極を前記パッドの表面に形成された前記突起のエッジに押し付ける工程、(c)前記ソケット基板に形成された前記配線、前記パッドおよび前記突起と、前記バンプ電極とを通じて前記半導体装置に電流、電圧を負荷し、100℃以上の高温雰囲気中で集積回路を動作させる工程。

【請求項11】 以下の工程(a)~(c)を含むことを特徴とする半導体装置の製造方法;

(a)外部接続端子をバンプ電極で構成した半導体装置を用意し、請求項8または9記載のバーンイン試験装置

- 20 に装着された前記ソケット基板の前記パッド上に前記半導体装置の前記バンプ電極を位置決めする工程、(b)前記半導体装置に荷重を印加することよって、前記バンプ電極を前記パッドに形成された前記凹溝のエッジに押し付ける工程、(c)前記ソケット基板に形成された前35 記配線などが記パッドト 前記バンプ電振りを通じて
- 25 記配線および前記パッドと、前記バンプ電極とを通じて 前記半導体装置に電流、電圧を負荷し、100℃以上の 高温雰囲気中で集積回路を動作させる工程。

【発明の詳細な説明】

[0001]

30 【発明の属する技術分野】本発明は、バーンイン試験装置およびそれを用いた半導体装置の製造技術に関し、特に、外部接続端子をバンプ電極で構成した半導体装置のバーンイン(通電加速)試験に適用して有効な技術に関するものである。

35 [0002]

【従来の技術】半導体装置の製造工程では、不良製品を取り除いたり、製品の寿命を測定したりするために、ウエハから分割(ダイシング)したチップをパッケージに封止した後、出荷に先立ってバーンイン試験を行なって

- 40 いる。このバーンイン試験は、ソケットに装着された基板 (ソケット基板) の電極 (パッド) にパッケージの外部接続端子を接続し、外部電源からパッケージ内のチップに電流、電圧を負荷しながら、集積回路を100℃以上の高温雰囲気中で数時間程度連続動作させる試験であ45 る。
 - 【0003】上記バーンイン試験に用いるソケットは、 パッケージの外部接続端子と良好な導通を確保するため に、外部接続端子の形状やピン数に応じてパッケージの 品種毎に設計、製作される。
- 50 【0004】近年、半導体パッケージは、QFP (Quad

Flat Package) やSOJ (Small Outline J-leaded pack age) のように、パッケージの側面から外部接続端子としてのリードを引き出す従来タイプのものから、BGA (Ball Grid Array) やCSP (Chip Size Package) のように、パッケージの実装面あるいはチップの素子形成面に取り付けたバンプ電極を外部接続端子とする表面実装タイプのものが主流になりつつある。

【0005】外部接続端子をボール状のバンプ電極で構成した上記BGAやCSPをバーンイン試験に付す場合は、ソケット基板の電極(パッド)とバンプ電極とが点接触となるために両者のコンタクト抵抗が大きくなるという問題や、バンプ電極の直径のばらつきによって、一部のバンプ電極とパッドとが非導通になるという問題が生じる。そこで、パッドとバンプ電極との接触を良好に確保するために、例えばパッケージ(またはチップ)に取り付けたバンプ電極をソケット基板のパッド上に位置決めした後、パッケージ(またはチップ)を加圧してバンプ電極を潰すといった対策が採られている。

【0006】しかし、バンプ電極を過度に潰してパッドとの接触面積を大きくすると、試験終了後にバンプ電極がパッドから剥離し難くなり、パッケージ(チップ)をソケットから取り外すときにバンプ電極がパッケージ(チップ)から離脱してパッド側に残ってしまう恐れがある。

【0007】公知例調査の結果、発見した特開平8-29454号公報は、上記したバンプ電極の離脱を防ぎ、かつソケット基板との接触を良好に確保する対策として、ソケット基板(テストカード)のパッド(電極)上にその径よりも小さい複数個の突起(ランド)を設け、バンプ電極を過度に潰さなくともパッドとの電気的接続を確保できるようにした技術を開示している。このランドは、例えばCr/Cu/Cr積層膜をパターニングして形成した直径 100μ 程度の電極上にNixy+法で形成された直径 25μ 、高さ約 2μ の円柱からなり、テストカードの各電極上に互いに 37μ の間隔を置いて3 個ずつ配置される。

[0.008]

【発明が解決しようとする課題】パッケージのバンプ電極を過剰に潰さなくともソケット基板のパッドとの良好な導通を確保するには、上記従来技術のように、ソケット基板のパッド上に複数個の微小突起を設けることが望ましい。

【0009】ところが、上記のような微小突起を設けたパッド上にバンプ電極を接続して高温のバーンイン試験を行うと、試験終了後にバンプ電極をパッドから剥離する際に、バンプ電極の表面の薄い自然酸化膜が突起の表面に残留する。そのため、バーンイン試験を繰り返すにつれて、突起の表面に残留した自然酸化膜の膜厚が次第に厚くなり、バンプ電極と突起との接触抵抗が増加したり、ばらついたりするようになる結果、安定した試験を

行なうことが困難になる、ということが本発明者の検討 によって明らかとなった。

【0010】また、バーンイン試験は、100℃以上の高温雰囲気中で数時間にわたって行なわれるため、試験 05 中の熱によってバンプ電極がある程度軟化する。特に、Sn/Pb半田のような低融点金属で構成されたバンプ電極は、軟化し易い。そのため、バンプ電極の下端が突起と突起の間のパッド表面に接触していると、試験終了後にバンプ電極をパッドの表面から剥離する際に、バン プ電極材料の一部がパッドの表面に付着したまま残る。そして、バーンイン試験を何回か繰り返すと、パッドの表面に付着したバンプ電極材料の膜厚が次第に厚くなり、突起の表面とパッドの表面との段差が消失するために、突起を設けた効果が得られなくなってしまう。

15 【0011】本発明の目的は、外部接続端子をバンプ電極で構成した半導体装置のバーンイン試験において、ソケット基板のパッド(電極)とバンプ電極との接触抵抗を安定に確保する技術を提供することにある。

【0,012】本発明の前記ならびにその他の目的と新規 20 な特徴は、本明細書の記述および添付図面から明らかに なるであろう。

[0013]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 25 次のとおりである。

【0014】(1)本発明のバーンイン試験装置は、外部接続端子をバンプ電極で構成した半導体装置のバーンイン試験装置であって、ソケット基板の主面には、配線と一体に形成された複数個のパッドが形成され、前記複数個のパッドのそれぞれの表面には、バーンイン試験時に前記パッドに接続される前記バンプ電極が前記パッドの表面と接触しないように、その高さおよび互いの距離が規定された複数個の突起が設けられている。

【0015】(2)本発明の半導体装置の製造方法は、 35 以下の工程(a)~(c)を含んでいる。

【0016】(a)外部接続端子をバンプ電極で構成した半導体装置を用意し、前記(1)のバーンイン試験装置に装着された前記ソケット基板の前記パッド上に前記半導体装置の前記バンプ電極を位置決めする工程、

- 40 (b) 前記半導体装置に荷重を印加することよって、前記バンプ電極を前記パッドの表面に形成された前記突起のエッジに押し付ける工程、(c)前記ソケット基板に形成された前記配線、前記パッドおよび前記突起と、前記バンプ電極とを通じて前記半導体装置に電流、電圧を
- 45 負荷し、100℃以上の高温雰囲気中で集積回路を動作 させる工程。

[0017]

【発明の実施の形態】以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明す50 るための全図において、同一の機能を有する部材には同

一の符号を付し、その繰り返しの説明は省略する。

【0018】 (実施の形態1) 図1 (a) は、本実施の 形態のバーンイン試験装置の要部を示す平面図、(b) は、同じく側面図、図2は、図1に示すバーンイン試験 装置に装着されたソケット基板の拡大斜視図である。な お、図1(a)は、ソケット基板の主面に形成された配 線の図示を一部省略してある。

【0019】バーンイン試験装置1のソケット7に装着 されたソケット基板2の主面には、配線3と一体に形成 された複数個のパッド(電極) 4がマトリクス状に配置 10 き、4個の突起5で形成される一辺の長さが(g+2 されている。これらの配線3の一端は、ソケット7の外 部に引き出され、図示しない電源に接続されている。

【0020】上記ソケット基板2の主面に形成された複 数個のパッド4のそれぞれの表面には、図2に示すよう に、円柱状の突起5が所定の間隔で複数個設けられてい る。これらの突起5は、後述する半田バンプ(バンプ電 極)とパッド4との接触抵抗を安定に確保するために設 けられたものであり、例えばCuの表面にNiとAuの メッキを施した金属材料で構成されている。

【0021】上記複数個の突起5は、それらに接続され る半田バンプの下端がパッド4の表面と接触することが ないように、その高さおよび互いの距離が規定されてい る。すなわち、図3に示すように、突起5の高さをh、 突起5上に接続される半田バンプ6の半径をR、パッド 4の平面内において突起5のエッジと半田バンプ6の中 心Cとの間でとり得る最大距離をLとしたとき、突起5 の高さ(h)および最大距離(L)は、

[0022]

【数2】

$$h > R - \sqrt{R^2 - L^2}$$

【0023】となるように規定されている。なお、実際 のバーンイン試験に際しては、半田バンプ6と突起5と の接触面積を確保するために半田バンプ6をある程度押 し潰したり、試験中の熱で半田バンプ6が変形したりす るので、突起5の高さ(h)にある程度の余裕を持たせ ておくことが望ましい。例えば突起5の高さ(h)およ び最大距離(L)が上記の条件を満たしている場合であ っても、突起5の高さ(h)が5 μm に満たない場合に は、半田バンプ6が押し潰されたり、試験中の熱で変形 したりしたときにその下端が突起5、5の隙間のパッド 4表面に接触する。そのため、バーンイン試験を繰り返 すと、突起5、5の隙間のパッド4表面に付着した半田 材料の膜厚が次第に厚くなり、突起5を設けた効果が得 られ難くなる。従って、突起5の高さ(h)は、少なく とも 5μ m 以上、望ましくは 10μ m 以上とするのがよ

【0024】図4は、突起5が三角形に配置された場合 の、突起5のエッジと半田バンプ6の中心Cとのパッド

平面内でとり得る最大距離(L)を示している。ここ で、突起5のエッジ間の距離をg、突起5の半径をrと したとき、3個の突起5で形成される一辺の長さが (g +2r)の三角形の外接円の半径からrを差し引いた数 05 値がしとなる。

【0025】図5は、突起5が正方形に配置された場合 の、突起5のエッジと半田バンプ6の中心Cとのパッド 平面内でとり得る最大距離しを示している。ここで、突 起5のエッジ間の距離をg、突起5の半径をrとしたと r)の正方形の外接円の半径からrを差し引いた数値が

【0026】図6のグラフは、突起5の高さ(h)およ び最大距離(L)の可能な組み合わせ領域を示してい 15 る。ここでは、半田バンプ6の直径のばらつきを考慮 し、最小バンプ径を250μm とした場合を(a)に示 し、最小バンプ径を200μmとした場合を(b)に示

【0027】グラフ内の曲線は、

[0028]

Lとなる。

【数3】

$$h = R - \sqrt{R^2 - L^2}$$

【0029】を示し、この曲線よりも下方の領域(斜線 で示す領域)が高さ(h)および最大距離(L)の可能 な組み合わせ領域である。

【0030】上記突起5は、例えばメッキやエッチング によって形成することができる。メッキで突起5を形成 30 する場合は、まず、図7に示すように、配線3およびパ ッド4が一体形成されたソケット基板2上にフォトレジ スト膜10を塗布し、次いでこのフォトレジスト膜10 を露光、現像して突起形成領域に開孔11を形成する。 配線3およびパッド4は、例えばソケット基板2に貼り 35 付けたCu箔をエッチングして配線3およびパッド4の パターンを形成した後、その表面にNiおよびAuのメ ッキを施すことによって形成する。

【0031】次に、図8に示すように、電気メッキ法で 開孔11の底部のパッド4の表面にCu膜5aを成長さ 40 せる。その後、フォトレジスト膜10を除去し、続いて Cu膜5aの表面にNi およびAuのメッキを施すこと によって、図9に示すような突起5が形成される。突起 5はCu以外の金属、例えばNiなどで形成してもよい が、その上に接続されるバンプ電極よりも硬い導電材料 45 を使って形成することが望ましい。また、Ni表面のメ

ッキは、Auに代えてPd (パラジウム)、Rh (ロジ ウム) などを使用してもよい。

【0032】他方、エッチングで突起5を形成する場合 は、まず、図10に示すように、配線3およびパッド4 50 が一体形成されたソケット基板2上に塗布したフォトレ

ジスト膜12を露光、現像することによって、突起形成 領域にフォトレジスト膜12を残す。次に、図11に示 すように、上記フォトレジスト膜12をマスクにしてパ ッド4(および配線3)をエッチングした後、フォトレ ジスト膜12を除去し、続いて残ったパターンの表面に NiおよびAuなどのメッキを施すことにより、図12 に示すような突起5が形成される。

【0033】突起5は、上記の方法(メッキやエッチン グ) 以外にも、例えば溶射法を用いたり、耐熱プラスチ ックで成型した突起の表面にメッキを施したりすること によって形成することができる。

【0034】パッド4の表面に上記のような突起5を設 けたソケット基板2上にCSPやBGAなどの面実装型 パッケージ、あるいは素子形成面に半田バンプ6を接続 した半導体チップを搭載してバーンイン試験を行うに は、図13に示すように、例えばCSP8の実装面に取 り付けた半田バンプ6をソケット基板2のパッド4上に 位置決めし、CSP8の上面にソケット7で荷重を印加 することよって、半田バンプ6を突起5に押し付ける。

【0035】このとき、突起5の高さおよび半田バンプ 6との距離が前記のように規定されている本実施の形態 では、図14に示すように、突起5のエッジが半田バン プ6に接触し、表面の薄い自然酸化膜13を破って半田 バンプ6内に食い込む。また、バーンイン試験を何度か 繰り返した後の突起5の表面には、自然酸化膜を含んだ 高抵抗の半田残渣14が付着しているが、突起5のエッ ジが半田バンプ6に食い込むと、エッジの表面の半田残 **渣14は半田バンプ6によって周囲に押し遣られるの** で、突起5と半田バンプ6とは相互の接触面積が十分に 確保される。そのため、半田バンプ6の表面の自然酸化 膜13や突起5の表面の半田残渣14の影響で突起5と 半田バンプ6との接触抵抗が増加したり、ばらついたり することはない。この効果は、突起5の高さ(h)が大 きいほど大きくなる。

【0036】次に、この状態で電源から配線3、パッド 4、突起5および半田バンプ6を通じてCSP8のチッ プに電流、電圧を負荷し、例えば125℃の高温雰囲気 中で数時間程度集積回路を動作させることによってチッ プの良否を判定した後、ソケット基板2からCSP8を 取り外し、新たなCSP8をソケット基板2に実装して 上記の試験を繰り返す。

【0037】上記バーンイン試験中、CSP8の半田バ ンプ6は、熱によって僅かに軟化、変形する。しかし、 突起5の高さおよび半田バンプ6との距離が前記のよう に規定されている場合は、半田バンプ6の下端がパッド 4に接触することは殆どないため、試験終了後にCSP 8をソケット基板2から取り外しても、パッド4の表面 に半田残渣14が付着したまま残ることは殆どない。

【0038】なお、上記ソケット基板2は、半田バンプ 6の径のばらつきが小さい場合には、通常のプリント配

線基板用の樹脂やセラミックを使って作成すればよい が、ばらつきが大きい場合には、加圧によって変形し易 い可撓性の材料を使って作成する必要がある。例えば図 15 (a) に示すように、ソケット基板2を薄いFPC (Flexible Print Circuit board) のような柔らかくて変 形し易いフィルムで構成し、その裏面にゴム状弾性体1 5を貼り付けることにより、半田バンプ6の径のばらつ きを吸収し、すべての半田バンプ6と突起5との導通を 確保することができる。またその際、図15 (b) に示 10 すように、パッド4、4の間にスリット16を設けたソ ケット基板2を使用することにより、半田バンプ6の径 のばらつきをより効果的に吸収することができる。

【0039】図16は、本実施の形態のバーンイン試験 装置1を使ってCSP8の半田バンプ6の簡易寿命評価 15 試験を行った結果を示すグラフである。この簡易寿命評 価は、エージング(150℃-8時間)とCSPの挿抜 (100回)とを1サイクルとした繰り返しで行い、各 サイクルの終わりに接触抵抗を測定した。接触抵抗値 は、ソケット基板の配線抵抗を含んだ値(平均値)であ 20 る。CSPの半田バンプは、Sn-Ag合金ベースのP bフリー半田(直径0.3mm)で構成し、ソケットによ - る荷重の印加は、半田バンプ1個あたり20gとした。 上記のグラフから、接触抵抗値は、10サイクルまで殆 ど変化しないことが判る。

【0040】このように、本実施の形態によれば、ソケ 25 ット基板2のパッド4と半田バンプ6との接触抵抗を長 期間に渡って安定に確保することができるバーンイン試 験装置1を提供することができる。

【0041】パッド4の表面に形成する突起5の形状 は、円柱に限定されるものではなく、例えば図17に示 すような直方体、図18、図19に示すような、パッド 4の中央部に十字形のスリットを有するパターン、図2 0に示すようなリング状のパターン、図21に示すよう な細長いパターンなどでもよい。

【0042】また、図22~図26に示すように、突起 5の側壁にテーパを設けてもよい。このようにすると、 突起5とパッド4の接触面積が大きくなるので、突起5 の強度が向上する。また、突起5をメッキ法で形成した ような場合には、突起5がパッド4の表面から剥離し難 くなる。

【0043】(実施の形態2)前記実施の形態1では、 パッド4の表面に複数個の突起5を設けたが、例えば図 27、図28に示すように、パッド4の一部の領域に半 田バンプ6が位置決めされる凹溝9を設け、この凹溝9 のエッジに半田バンプ6を押し付けて接続するようにし てもよい。凹溝9は、ソケット基板2に配線3およびパ ッド4を形成する際に同時に形成することができるの で、パッド4の表面に突起5を形成する場合に比べて、 ソケット基板2の製造コストを低減することができる。 【0044】以上、本発明者によってなされた発明を発

50

明の実施の形態に基づき具体的に説明したが、本発明は 前記実施の形態に限定されるものではなく、その要旨を 逸脱しない範囲で種々変更可能であることは言うまでも ない。

【0045】前記実施の形態1では、パッド4の表面に 突起5を設けたが、図29に示すように、突起5、5の間のパッド4またはさらにその下部のソケット基板2に 凹溝17を設けてもよい。また、実施の形態2では、パッド4に凹溝9を設けたが、図30に示すように、凹溝9の底部のソケット基板2にさらに凹溝17を設けてもよい。

【0046】突起5、5の間のパッド4やさらにその下部のソケット基板2に凹溝17を設けた場合には、突起5の高さが見かけ上大きくなるので、突起5のエッジに半田バンプ6を接続した際、エッジに付着していた半田残渣14を周囲に押し遣る効果が高くなる。同様に、凹溝9の底部のソケット基板2に凹溝17を設けた場合には、溝9の深さが見かけ上深くなるので、凹溝9のエッジに半田バンプ6を接続した際、エッジに付着していた半田残渣14を周囲に押し遣る効果が高くなる。

【0047】前記実施の形態1では、半田バンプ6の径のばらつきを吸収するために、パッド4、4の間のソケット基板2にスリット16を設けた(図15(b))が、このとき、図31に示すように、突起5の周囲のパッド4にスリット18を設けると、パッド4も変形し易くなるので、半田バンプ6の径のばらつきをより効果的に吸収することができる。

【0048】CSP、BGA、半導体チップに取り付ける半田バンプ6は、Sn-Ag合金以外の半田材料で構成してもよい。また、半田以外の金属材料で構成されたバンプ電極を使用したCSP、BGA、半導体チップなどをバーンイン試験に付す場合にも適用することができる。

【0049】また、本発明によれば、基板のパッドとバンプ電極との接触抵抗を安定に確保できるので、ソケット基板のみならず、パッケージや半導体チップなどを面実装する通常のプリント配線基板にも適用することができる。

[0050]

【発明の効果】本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

【0051】本発明によれば、パッケージや半導体チップに取り付けたバンプ電極とソケット基板のパッドとの接触抵抗を長期に渡って安定に確保することができるバーンイン試験装置を提供することができる。

【図面の簡単な説明】

【図1】(a)は、本発明のバーンイン試験装置の要部を示す平面図、(b)は、同じく側面図である。

【図2】本発明のバーンイン試験装置に装着されたソケ

ット基板の要部拡大斜視図である。

【図3】ソケット基板のパッドに形成された突起の配置 を説明する図である。

【図4】ソケット基板のパッドに形成された突起の配置 05 を説明する図である。

【図5】ソケット基板のパッドに形成された突起の配置を説明する図である。

【図6】(a)、(b)は、突起の高さ、および突起のエッジとバンプ電極の中心との間でとり得る最大距離の 10 可能な組み合わせ領域を示すグラフである。

【図7】メッキによる突起の形成方法を示すソケット基板の要部断面図である。

【図8】メッキによる突起の形成方法を示すソケット基板の要部断面図である。

15 【図9】メッキによる突起の形成方法を示すソケット基板の要部断面図である。

【図10】エッチングによる突起の形成方法を示すソケット基板の要部断面図である。

【図11】エッチングによる突起の形成方法を示すソケ20 ット基板の要部断面図である。

【図12】エッチングによる突起の形成方法を示すソケット基板の要部断面図である。

【図13】本発明のバーンイン試験方法の説明図である

25 【図14】本発明のバーンイン試験方法の説明図であ

【図15】(a) および(b) は、本発明のバーンイン 試験装置の別例を示すソケット基板の要部拡大図である。

30 【図16】本発明のバーンイン試験装置を使ったバンプ電極の簡易寿命評価試験結果を示すグラフである。

【図17】本発明のバーンイン試験装置の別例を示すソ ケット基板の要部拡大斜視図である。

【図18】本発明のバーンイン試験装置の別例を示すソ 35 ケット基板の要部拡大斜視図である。

【図19】本発明のバーンイン試験装置の別例を示すソケット基板の要部拡大斜視図である。

【図20】本発明のバーンイン試験装置の別例を示すソケット基板の要部拡大斜視図である。

40 【図21】本発明のバーンイン試験装置の別例を示すソケット基板の要部拡大斜視図である。

【図22】本発明のバーンイン試験装置の別例を示すソケット基板の要部拡大斜視図である。

【図23】本発明のバーンイン試験装置の別例を示すソ 5 ケット基板の要部拡大斜視図である。

【図24】本発明のバーンイン試験装置の別例を示すソケット基板の要部拡大斜視図である。

【図25】本発明のバーンイン試験装置の別例を示すソケット基板の要部拡大斜視図である。

50 【図26】本発明のバーンイン試験装置の別例を示すソ

ケット基板の要部拡大斜視図である。

【図27】本発明のバーンイン試験装置の別例を示すソ ケット基板の要部拡大斜視図である。

【図28】本発明のパーンイン試験装置の別例を示すソ ケット基板の要部拡大斜視図である。

【図29】本発明のバーンイン試験装置の別例を示すソ ケット基板の要部断面図である。


【図30】本発明のバーンイン試験装置の別例を示すソ ケット基板の要部断面図である。


【図31】本発明のバーンイン試験装置の別例を示すソ 10 13 自然酸化膜 ケット基板の要部平面図である。

【符号の説明】

- 1 パーンイン試験装置
- 2 ソケット基板
- 3 配線
- 4 パッド (電極)

- 5 突起
- 5a Cu膜
- 6 半田バンプ (バンプ電極)
- 7 ソケット
- 05 8 CSP
 - 9 凹溝
 - 10 フォトレジスト膜
 - 11 開孔
 - 12 フォトレジスト膜
- - 14 半田残渣
 - 15 ゴム状弾性体
 - 16 スリット
 - 17 凹溝
- 15 18 スリット






【図11】

【図12】

27 11

27 12




【図13】

【図14】

図 13


Z 14





【図15】

【図16】

図 16








[図22]

Z 22

【図23】

2 23




【図25】

Z 25

【図26】

Z 26




【図27】

図 27

【図28】

図 28





【図29】

27 29

【図30】


27 30





【図31】

図 31



フロントページの続き

(72) 発明者 長谷部 昭男

東京都小平市上水本町五丁目20番1号 株

式会社日立製作所半導体事業本部内

(72) 発明者 森永 賢一郎

東京都小平市上水本町五丁目20番1号 株 40

式会社日立製作所半導体事業本部内

(72) 発明者 安生 一郎

東京都小平市上水本町五丁目20番1号 株

式会社日立製作所半導体事業本部内

Fターム(参考) 2G003 AA07 AA10 AC01 AG04 AG08

AG12 AG20

4M106 AA04 CA56 CA60 DG24 DG25

DJ 34

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.